使用Quartus ii和Verilog语言构建一个32位CPU并实现FPGA单片机流水灯

资源内容介绍

Quartus II 是一款功能强大的 FPGA（现场可编程门阵列）设计软件。它提供了从设计输入、仿真、综合、优化、布局布线到最终的硬件配置的完整设计流程。Quartus II 支持多种硬件平台，包括但不限于 Cyclone、Arria 和 Stratix 系列 FPGA。Quartus II 是电子工程师和研究人员在设计和开发 FPGA 应用时广泛使用的软件之一。供代码编辑器、项目管理工具等，提高设计效率，支持多种设计输入方式，如 VHDL、Verilog 等硬件描述语言。本文件代码使用Verilog语言。Verilog 是一种硬件描述语言（HDL），主要用于设计和模拟电子系统，特别是数字电路。Verilog 支持模块化设计，允许设计者将复杂的系统分解为更小、更易于管理的模块。配置上Quartus II提供功能仿真和时序仿真，提供在线调试工具。将综合后的逻辑映射到 FPGA 的物理结构上，并进行布线，成最终的配置文件，用于将设计下载到 FPGA 上，集成开发环境可以优化设计以提高性能和减少资源使用。本文件就是利用Quartusii工具，使用Verilog语言构建一个32位cpu。

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+; Legal Partition Candidates ;+------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+; Hierarchy ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;+------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+; U2|ctrl ; 21 ; 0 ; 9 ; 0 ; 33 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;; U2|dp|SR ; 6 ; 0 ; 0 ; 0 ; 2 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;; U2|dp|IR ; 18 ; 0 ; 0 ; 0 ; 16 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;; U2|dp|RF ; 23 ; 0 ; 0 ; 0 ; 32 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;; U2|dp|AL ; 43 ; 0 ; 0 ; 0 ; 18 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;; U2|dp|AU|AL ; 45 ; 0 ; 0 ; 0 ; 16 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;; U2|dp|AU|PC ; 18 ; 0 ; 0 ; 0 ; 16 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;; U2|dp|AU ; 31 ; 0 ; 0 ; 0 ; 16 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;; U2|dp ; 62 ; 0 ; 0 ; 0 ; 50 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;; U2 ; 35 ; 0 ; 0 ; 0 ; 36 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;; U1|ramcore|altsyncram_component|auto_generated|mux2 ; 131 ; 0 ; 0 ; 0 ; 16 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;; U1|ramcore|altsyncram_component|auto_generated|rden_decode ; 3 ; 0 ; 0 ; 0 ; 8 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;; U1|ramcore|altsyncram_component|auto_generated|decode3 ; 4 ; 0 ; 0 ; 0 ; 8 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;; U1|ramcore|altsyncram_component|auto_generated ; 34 ; 0 ; 0 ; 0 ; 16 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;; U1|ramcore ; 34 ; 0 ; 0 ; 0 ; 16 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;; U1 ; 35 ; 0 ; 0 ; 0 ; 17 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;; U0|pll_inst ; 2 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;; U0 ; 1 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;+------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+