暑期学什么？-关于Pycharm

11111111111111111111111111

Project1 VerilogHDL完成单周期处理器开发（使用ModelSim仿真软件）一、设计说明1.处理器应实现MIPS-Lite1指令集。a)MIPS-Lite1＝{MIPS-Lite，addi，addiu， slt，jal，jr}。b)MIPS-Lite指令集：addu，subu，ori，lw，sw，beq，lui，j。c)addi应支持溢出，溢出标志写入寄存器$30中第0位。2.处理器为单周期设计。

Project2 VerilogHDL 完成多周期处理器开发一、设计说明1.处理器应实现MIPS-Lite2指令集。a)MIPS-Lite2＝{MIPS-Lite1，lb，sb}。b)MIPS-Lite1＝{addu，subu，ori，lw，sw，beq，j，lui，addi，addiu，slt，jal，jr }。c)addi应支持溢出，溢出标志写入寄存器$30中第0位。2.处理器为多周期设计。

Project3 VerilogHDL完成MIPS微系统开发(支持设备与中断)一、设计说明1.MIPS 微系统应包括：MIPS处理器、系统桥和 1 个定时器，32位输入设备、32 位输出设备。2.MIPS处理器应实现MIPS-Lite3指令集。a)MIPS-Lite3＝{MIPS-Lite2，ERET、MFC0、MTC0 }。b)MIPS-Lite2＝{addu，subu，ori，lw，sw，beq，lui，addi，addiu，slt， j，jal，jr，lb，sb }。c)addi应支持溢出，溢出标志写入寄存器$30中第0位。3.MIPS处理器为多周期设计。4.MIPS 微系统支持定时器硬件中断。